整车与半导体技术分析

参考文献链接

https://mp.weixin.qq.com/s/EmO31zvbIv3YAs0iro5O-Q

https://mp.weixin.qq.com/s/KabkBMY4VlnOFVhNIDMTHA

https://mp.weixin.qq.com/s/jIjlVKJv3klF9y1lMZnLXw

https://mp.weixin.qq.com/s/SFPIMOVhbttfdo797owzEw

https://mp.weixin.qq.com/s/SFPIMOVhbttfdo797owzEw

整车基线管理

一个与FOTA运营过程紧密相关，一个着眼于汽车软件快速迭代带来的整车软件版本管理问题。

一、问题来源

 故事要从主机厂的整车开发流程说起。目前国内各大主机厂基本沿用通用汽车的GVDP(Global Vehicle Development Process，整车开发流程)来定义自己的整车开发计划。GVDP作为汽车领域最广为人知的开发流程之一，贯穿了车型开发的整个生命周期。

GVDP将整车开发归纳为五个阶段：架构阶段、战略阶段、概念阶段、开发阶段、产品及生产成熟阶段。而每个阶段又分别定义了相应的“里程碑”节点。“里程碑”意味着整车开发工作阶段性结束，同时意味着下一阶段的开始。“里程碑”往往也伴随着本阶段交付物的锁定及下阶段交付物的启动。

 

 

 来源：https://new.qq.com/rain/a/20211110a02ezl00

主机厂DRE（Design Release Engineer）们的零件开发工作会严格按照GVDP定义的阶段及节点按部就班完成。整车项目经理和VSE（Vehicle System Engineer）们同样以此制定工作计划，在相应的整车阀点收集并审核DRE们提供的交付物，包括但不局限于样件、设计文档、台架整车测试结果、最终的量产件。

至于工程管理系统架构，主要由BOM（Bill of Material，物料清单）、PDM(Product Data
Management，产品数据管理)等子系统构成。在这些子系统中，一般会以零件的LOU(Line of Usage)信息作为整车零件的管理颗粒度，零件的硬件和软件序号和信息在PDM中均挂在该零件总成下。DRE牵头零件工程更改的过程中，同样会以这个零件总成号和相应的LOU向整车项目组提交更改方案和费用。
在新四化的热潮尚未开始前，该管理模式有序保证了整车的顺利开发和量产。对于涉及软件的控制器或执行器，一般硬件供应商同为软件供应商，功能范围相对稳定因而软件代码量较少，硬件和软件可按GVDP的节点要求统一测试和交付。在G3（预试生产）阀点前即可锁定零件的状态，在SOP（Start of Production，正式生产）后继续迭代的可能性较小。
然而近几年软件定义汽车的热潮涌动，伴随着网联、智驾功能的蓬勃发展，软件的开发和迭代日益复杂，交付逐步与硬件分离。整车的一些域控制器，比如常见的ADAS，在实际的开发过程中，会由多家供应商和主机厂一起协同开发。
例如，硬件由A供应商提供，底层软件发包给B供应商，应用层软件定点至第三家供应商C。一些应用层的支持功能，例如FOTA，也会选择开发经验更丰富的供应商D，甚至于测试台架或者人力也会外包给供应商E协作完成。
这样便会给控制器的开发和软件的集成和测试带来巨大的挑战，很多控制器无法在SOP前完成所有功能的开发和测试验收，不少功能和BUG需要在车辆下线后去迭代。这一软件版本发布的现状对原有的GVDP开发流程也带来了变化，流程中尚未定义对于控制器软件版本快速迭代的管理方案，也没有定义SOP后软件发版流程。对于当前整车分布式电子电气架构及过渡阶段的域架构，新开发的车型都将拥有几十个控制器，各供应商的能力参差不齐导致了开发周期大相径庭，各控制器断点时间的不一致导致了交付的整车版本碎片化严重，碎片化的整车版本严重不利于整车的功能测试和验证。
二、解决方案
为了解决上述问题，同时加强整车生命周期内软件开发的协同管理，保证整车状态可控、计划有序，整车软件新版本可以及时分步实施，不少主机厂尤其是新势力厂商都制定了整车基线管理。
整车基线管理是把整车的控制器软件版本按照周期划分基线。在节点到达时，根据当前释放的各控制器软件版本捏合成基线，以此作为基准进行集成测试和兼容性测试。测试通过后，锁定并发布基线。
基线管理流程可基于GVDP的流程，对于GVDP中定义的阀点，如EP、PPV、PP、P、SOP等，均可定义为整车基线节点，对网络诊断、整车功能的成熟度进行定义。随着整车SOP后的持续运营，基线计划可根据需求，根据FIP的持续迭代，定期更新发布。大致的运营流程如下图所示。

 

 车厂的基线小组需要在整车层面制定整车软件基线的需求、开发计划，并将计划输出给各控制器端，统一在某一节点交付当期基线的软件，并在测试验证通过后发布，通过OTA或者线下刷写的方式应用新版基线。

三、遗留问题

 上文主要论述的是基线管理的需求来源和总体方案。随着OTA在各主机厂落地，极大改变了车辆软件迭代的方式。主机厂的整车基线管理势必与OTA的运营管理紧密相关，OTA的运营流程作为整车基线发布的下游，需要按着基线的节拍去实施。

主机厂希望通过OTA迭代整车基线，并作为基线管理的主要手段。但对于目前尚不稳定的FOTA能力和流程的缺失，仍有如下问题待主机厂根据自己的实际情况解决：（1）对于多配置或者具有高低配零件的车型，整车基线的定义方式；（2）对于不具备FOTA能力或者FOTA失败风险较大的控制器，如何通过OTA+线下刷写的方式共同拉齐整车基线；（3）控制器售后换件或异常刷写导致整车基线异常的拉齐策略；（4）随着运营的深入，跨基线升级带来的开发和测试工作量。
四、写在最后

 综上所述，对于OTA运营，随着整车基线管理的成熟，势必将由点到面，不再以控制器的颗粒度去运营，而将捏合成整车基线的控制器组，以整车功能的迭代计划作为基准，整体去迭代或者统一回滚，真正实现整车软件的生命周期管理。

先进封装还是缩放，未来芯片展望

5nm的客户比7nm的更少，7nm的客户也比10nm的少，只是因为越来越少的公司可以从开发这些新产品所需的大量资本投资中获取价值。

芯片制造商在前沿领域面临着越来越多的挑战和权衡。在前沿领域，工艺缩减的成本已经过高，并且还在上升。虽然理论上可以将数字逻辑扩展到10埃（1nm）及以下，但在该节点开发平面SoC的可能性似乎越来越小。

对于一个在过去几十年里一直听到摩尔定律消亡预测的行业来说，这并不令人震惊。令人惊讶的是，经过市场验证的替代品，数量惊人且不断增加。该列表中包括各种类型的先进封装，其中一些已经在使用，还包括一系列新材料、新颖互连方案，以及增加现有工艺节点密度的不同方法。因此，尽管几乎所有的设计或障碍都可以通过足够的时间、精力和投资来解决，但在大多数情况下，可以通过提高性能、降低功耗或者是更低的成本来实现目的。

“最近我们看到的趋势是能够将最先进规模技术的价值变现的公司越来越少，”微软计算产品副总裁大卫·弗里德说。“5nm的客户比7nm的更少，7nm的客户也比10nm的少，只是因为越来越少的公司可以从开发这些新产品所需的大量资本投资中获取价值。你会看到这种趋势会继续下去。如果你不能从财务上利用扩展的价值，无论是电力、表现、面积或收益率，都不应扩大规模，而这一决定必须在产品层面做出。某些产品的所有者将从固定成本和经常性成本的角度对其进行分析，所有者将决定，如果保持在7nm，业务方面的工作会更好，而你也会看到很多公司做出这样的决定。”

 

 

 摩尔定律及其实际应用

虽然一些设备和市场将支持扩展的持续经济性，但与先进封装相比，在单个SoC中可以实现多少尚不清楚。

弗里德说：“公司在使用最先进的技术制造产品时非常谨慎。他们正在使用最先进的技术，制造产品中对晶体管密度要求高的部分，这完全是一种功能集成。即使他们无法通过这些高级节点获得直线数据流性能，他们也会在同一路径中获得更多的数据流和数据路径。很明显，他们做了计算，以表明他们可以在产品层面实现变现的一个优势。”

然而，每个自定义配置都有其独特的权衡。对于平面缩放，这些权衡是有限的，因为它们是由制造工艺规则定义的。展望未来，我们需要在如何封装和使用芯片的背景下权衡。因此，一个设备可能包括在不同流程节点开发的不同芯片或小晶片，这些芯片或小晶片可能因最终应用程序和用例以及处理的数据类型而有很大差异。在AI/ML的情况下，它可以根据所需的精度或精度水平而变化。

更糟糕的是，还需要从可变性以及封装或系统中其他组件的整体来理解设备。噪声会影响相邻芯片中的信号完整性。机械应力会导致翘曲，并影响各种类型的互连。清洁、抛光、脱粘和蚀刻留下的纳米颗粒会破坏系统的功能。组件的可用性、EDA工具的缺口以及人才的短缺也会带来同样的问题。

随着选项的增加，以及芯片制造商瞄准不同终端市场客户的需求，选择变得更加混乱。例如，在汽车领域，处理安全关键数据有多种可能的架构，不同的汽车制造商通常采用独特的方法来优化各种功能。同样，云数据中心已经开发并继续完善针对其特定需求和数据类型设计的芯片架构。而在其他市场，软件功能越来越多地与专门为这些功能开发的硬件相匹配，无论这些功能是集成到单个芯片中，还是集成到多个芯片中，因为它们超过了掩模版限制而缝合在一起，或者封装中有多个不同芯片或芯片组。

IMEC高级研究员埃里克·贝恩（EricBeyne）表示：“某些技术对某些解决方案或某些问题有好处，但它们不会对一切都有好处。因此，对于扇入、扇出和层压系统封装，确实有一整套技术将是有用的。但这取决于你想要解决的问题。如果你想想手机中的射频模块，它们实际上是一个封装50个组件的集合。但这些组件的连接相对较少。你无法实现同样的互连密度用于AI内存逻辑分区。”

 

 

 3D互连技术一览

在这种情况下，缩放只是前沿设计中的许多因素之一，甚至同一封装中的数字逻辑也可能在不同节点开发，这取决于各种类型的数据对最终用户的重要性。例如，人工智能处理（或机器学习或深度学习）数据越来越多地包含在设备中，与CPU或MCU中的传统处理元件相比，它采用了非常不同的体系结构。AI芯片中结果的准确性和及时性取决于数据在局部存储器之间来回移动的速度、不同处理元件的性能和数据量（质量更好的数据越多），以及这些芯片是在数据中心还是在边缘设备中使用。并且可能需要进一步细化以实现并行或异步处理，或两者兼而有之。但是，尽管这对人工智能芯片很有效，但对于设备中的其他类型的数据或功能，这绝对不是一种节能的方法。

 前景多样

摩尔定律曾被视为半导体进步的基准。技术扩展可以继续，但平面扩展的可行性正变得难以证明。要在3nm下获得足够的产量将是一个挑战，这反过来将改变晶片和芯片在晶圆厂中的处理方式。

尽管如此，没有任何一项技术阻碍了持续的扩展。JCET的首席技术官Choon Lee说：“脆性的低k介电层一直是新节点的一个问题。但即使低至5nm，也没有重大工艺问题。虽然晶片锯切可能是一个关键工艺，但如今激光开槽工艺和参数已经明确提供依据。”

真正的限制因素是成本，这促使芯片制造商寻找替代方案，例如在一个先进封装中混合多个Chiplet，并从每个节点中获取更多。这为过去讨论过的技术打开了大门，但当扩展被视为最佳前进道路时，这些技术从未被广泛采用。

使用多光束电子束光刻技术在掩模上打印曲线形状的能力就是这样一种技术。与打印变形的多边形或方孔相比，可以打印的设备的形状要精确得多。这反过来又使得现有节点的密度更大。

D2S首席执行官Aki Fujimura说：“有了EUV光刻技术，事情变得容易多了。与193i相比，EUV要求打印的形状要容易得多。所有领先的公司都处于2nm节点开发的研发阶段。ASML的路线图有下一代EUV技术，称为‘高NA’，使用0.55的数值孔径来提高分辨率，而不是现在的0.33。但即使使用EUV，超过2nm也将是一个挑战。没有足够的光子存在随机效应。在这些维度上，它真的开始起作用了。”

实际上，这是一种缩小各种组件（如晶体管和存储器）之间的“空白”的方法，因为形状可以更精确、更紧密地打印在一起。

最重要的是，缩放开始垂直化，因此芯片的测量将越来越多地以立方毫米为单位，而不是以平方毫米为单位。这在整个供应链中增加了一整套新的复杂性，从设计工具到机械应力和各种粘接技术。这也使得检查和测量从材料沉积和蚀刻到新材料的一切变得更具挑战性。

“我们在准零模型转换方面有一个非常积极的计划，”该公司首席开发官金·阿诺德说布鲁尔科技。“你希望能够放置芯片，并让它们在模制后移动不到一微米。对于芯片，这是它们从芯片连接膜获得的基本区别。因此，如果放置一些芯片连接膜，它们可能会移动很多。我们必须将结果显示为模制后的移动小于一微米。你放材料，放置芯片，构建RDL结构，然后进行造型。预成型时你看不出有什么不同，但后成型时你会看到。这是一种环氧树脂模塑化合物，从顶部进入，增加应力，移动物体。但是，业界是否准备好了环氧树脂模塑料的替代品？到目前为止，我们听到的答案是“不”，他们对EMC的情况不满意。”

与芯片行业的许多历史一样，扩展已被充分理解和证明的东西总是比转移到未经试验的东西问题更少。光刻、晶体管结构、材料、各种制造工艺以及EDA工具都出现了这种情况。这反过来会影响新方法的添加和采用速度。业内人士仍在回顾过去的变化，例如从130nm节点的铝互连转换为铜互连，或从平面晶体管转换为16/14nm的FinFET。随着可靠性问题的增加，这类转换尤其困难，而且更加耗时和昂贵。

阿诺德说：“芯片排在最后，RDL排在第一，只有在芯片第一次失去动力时才会出现。因此，如果像准零芯片移位这样的事情在工艺流程中被证明是成功的，它将延长芯片寿命。因此，如果它们能够在RDL中达到其目标尺寸，那么芯片寿命将尽可能长。芯片寿命仅适用于那些需要严格的RDL和高密度的应用程序，而这些应用程序又无法容忍任何转变。”

垂直扩展也带来了需要解决的热挑战。即使在平面管芯上的FinFET和栅极全方位FET（纳米片、纳米线等）也是如此，在这种情况下，动态功率密度可能会变得非常麻烦，以至于在任何时候都只能使用一些晶体管。但当芯片堆叠在一起时，问题更具挑战性。

“有很多隐藏的影响，所以即使你有一个’经验证的技术，你从来没有在这个封装中测试过，”沃伦沃特尔说，全球测试服务的高级总监艾克尔. “封装上可能存在局部加热、不同的压力梯度，这会导致以不同于你预期的方式偏移。因此，你需要有‘适合异构集成’的模型，这些模型将成为你的标准构建块，以制造一些此类片上系统或封装中系统类型的设备。你需要在上下文中进行测试，并进行足够的测试，以便真正探索处理器的各个角落。这不是说‘我们有很多，一切都很好。’当你遇到问题时，你会问为什么它会失败。也许是因为你从来没有好好探索过你的过程。这些可能更难模拟，在投入大批量生产之前需要做更多的工作。”

  Chiplet之路

有许多类型的封装可用。在过去，封装只不过是保护电子电路免受损坏。但封装技术本身正在变得更加个性化。ASE的营销和通信总监伊芙琳·卢（Evelyn Lu）在最近的一篇博客中提到了system in package的各种应用，即使在几年前，这些应用都是在PCB上的一个或多个芯片上完成的。但在助听器、蓝牙耳塞、智能手表和智能眼镜等可听设备的应用中，需要更小的占地面积，这就要求在一个非常小的封装中集成多个芯片，并且只需要很小的电源。她写道：“例如，30多个组件可以集成到一个尺寸为4mm x 8mm或4.55mm x 9mm的芯片上，大大减少了产品尺寸，总重量减少1克或更多。”

 

 

 助听器 SiP 和模块

这可以通过使用目前正在开发的行业标准来表征和连接的Chiplet进一步加速。其目标是增加设计的灵活性，缩短上市时间，并显著降低开发电子系统所需的NRE。

“在我职业生涯的前20年里，我们主要从事单片SoC集成，”台积电业务发展高级副总裁Kevin Zhang表示。“你可以将所有功能整合到一个芯片中——CPU、GPU、内存控制器。但现在人们意识到这已经达到了极限。所以你把它分成几块，我们称之为Chiplet。有时你可以选择针对特定功能优化的不同技术选项。这只是开始。这一切都始于HPC，利用这一点，你现在可以获得最大的收益。但在未来，我们需要减小体积，体积通常来自消费电子产品，无论是手机还是PC。这只是冰山一角，我们希望未来越来越多的产品，特别是主流消费产品，能够受益于这种新的芯片集成方案，无论是成本、功率，或形状因素，当这些产品应用程序转移到这种方案。但我们现阶段还没有做到。”

提高芯片容量的关键因素之一将是互连这些硬IP块的方式。有多个行业正在努力实现这一点，一个来自开放计算项目的ODSA，另一个来自Universal Chiplet Interconnect
Express Group。全球各地的政府机构也在制定自己的计划。

  结论

未来的挑战不是没有足够的选择来推进定制和半定制设计，也不是摩尔定律正在失去动力。更大的障碍将是弄清楚对于特定的应用程序和终端市场，许多可能的选项中哪一个最有效，或者至少足够好。

还有更多的变数需要消化，而且还有更多变数即将出现，还有一些发展中的市场，这些市场以前从未存在过，或者从未如此严重地依赖先进的半导体技术。因此，芯片设计和制造重新走向商品化可能需要更长的时间。

微服务架构的分解设计

 

 

 如果您在设计大型并发应用程序或者准备拆解之前的老系统时，我想你第一考虑的是微服务架构方式。

前面我们了解到微服务架构将应用程序构建为一系列松散耦合的服务，是为了通过实现持续交付和灵活部署来加速软件开发。

出于很原因，分解很重要

• 有利于分工和知识共享。使用它，具有特殊知识的多个人（或团队）可以在一个应用程序上高效地合作。
• 它描述了多个元素如何交互。

在微服务下，有两种类型的项目

1. 待重新开发项目—国外译名：Brownfield projects，是指在现有或遗留系统的背景下开发和部署新的软件系统。因此，将单体应用程序转换为微服务是属于这种类型项目。
2. 新建项目——是指从头开始为一个全新的系统，而无需使用任何遗留代码。当您从头开始时，没有任何限制或依赖性。

一、按业务能力模式分解

为了创建微服务架构，一种策略是基于业务能力进行分解。作为一家企业，项目是为了创造价值。例如，在电子商务业务中，订单管理、库存管理、支付、运输等都涉及。

 

  这种模式有以下好处

1. 业务能力比较稳定，架构依赖的业务逻辑比较稳定。
2. 开发团队是跨职能的、自主的，并且围绕交付业务价值而非技术特性进行组织。
3. 服务是松散耦合和内聚的。

二、按子域模式分解

领域驱动设计 (DDD) 方法是一种构建复杂软件应用程序的方法，它基于面向对象领域模型的开发。DDD
为每个子域定义了单独地域模型。每个子域都属于一个域。识别子领域与识别业务能力的过程比较相似，即分析业务和识别专业领域。最有可能的是，大多数是业务熟悉的子域。领域模型的范围在 DDD 中称为有界上下文。有界上下文包括实现模型的代码组件。

 

 

 子域可以分类如下

1. 核心—业务的最大差异化因素和应用程序最有价值的部分，在一些公司经常有核心系统项目，有核心报价子系统，核心定价子系统等
2. 支持—不是差异化因素，而是与业务提供的内容相关。通常在内部或外包实施。
3. 通用—不特定于业务，最好使用现成的软件实施。

这种模式有以下好处

1. 子域职能比较稳定，架构相对也比较稳定。
2. 开发团队(通常会设计到组建虚拟团队)是跨职能的、自主的，并且专注于交付业务价值而不是技术特性。
3. 服务是松散耦合和内聚的。

三、将单体应用程序分解为微服务时的挑战

在分解单体应用程序时，可能会出现挑战。

1. 网络延迟—在分布式系统中，网络延迟是一个持续关注的问题。您可能会发现对服务的特定分解会导致两个服务之间的大量往返。
2. 数据一致性—每个服务都有自己的数据库，因此维护跨服务的数据一致性会非常困难。
3. 神类(捂脸哭一下)—神类是控制系统中太多其他对象的对象，它超越了逻辑，成为了无所不能的类。由于其规模和复杂性，它是一个集中系统智能的类，并使用来自其他类的信息。

四、扼杀者模式

将遗留的单体应用程序迁移到微服务架构时，会使用 Strangler 模式。通过用新服务替换特定功能，可以使用这种模式逐步转换单体应用程序。新服务一旦准备好，旧组件就被扼杀，新服务投入使用，而旧组件退役。

 单体应用最终会缩小功能，而微服务将接管整体功能。

 

 

 浅谈车规级功率模块测试

在功率半导体器件“上车”之后

近年来，在新能源汽车（以混动汽车为起点）得到资本、政府与消费者的认可之后，功率半导体器件作为其电能转换的核心，也成为了资本市场的宠儿-

尤其是特斯拉引入SiC功率器件之后。从英飞凌、三菱、安森美、意法半导体、中车时代电气等公司修炼多年的各路英豪在目前的车规级功率半导体器件市场内各显神通，部分希望通过借鉴英飞凌的Hybridpack模块的封装形式来切入标准化的电驱应用领域；

另外一部分则另辟蹊径，通过引入双面冷却设计与环氧树脂塑封技术，希望能登临技术高峰，实现模块可靠性与性能的降维打击。

而器件可靠性测试标准则成为验证以上产品是否有能力“上车”的不二指标。

 

 

 车规级可靠性测试标准有哪些

 

 目前备客户所认可的功率半导体器件可靠性测试标准有两种，即AQG-324与AEC-Q101，分别代表着模块与单管两种器件的测试要求。

至于其他由国内各单位、团体等机构提出的可靠性测试标准都基本源于以上两个标准的内容。
在客户询问器件对应的可靠性验证标准时，笔者一般会推荐AQG-324，因为其在序言中严格限制了该标准的适用领域：“This document defines requirements, test conditions and tests for
validating properties, including the lifetime of power electronics modules and
equivalent special designs based on discrete devices, for use in power
electronics converter units (PCUs) of motor vehicles up to 3.5 t gross vehicle
weight.” 

这也印证了笔者一直推广的概念，在“车规级功率半导体器件测试标准”中，“车”是主题，而“半导体器件”是手段。

任何芯片的更改（SiC或GaN的应用）与封装结构及材料的使用（双面冷却结构的应用）仅能增加测试项目或更替测试方法，而不能改变体系对器件的可靠性要求。

 

 

 

 ▍AQG-324标准说了什么

AQG-324标准内包含四种类的测试，分别是模块测试（QM）、特性测试（QC）、环境测试（QE）与寿命测试（QL）。

标准内的测试项目通过模拟器件在实际使用情况所受到的各种类型应力，老化器件封装与芯片的薄弱点，从实现器件实际使用寿命的加速验证。

 

 模块测试（QM）主要通过检测器件的静态电学参数、互连层与外观缺陷从而确保器件符合进行下一步测试的基本前提要求以及测试后的功能性指标。

特性测试（QC）主要用于验证器件的动态电学特性、短路特性、热阻与绝缘耐压特性，从而评估器件的产品品质。

 

 环境测试（QE）通过采用温度变化条件以及机械振动/冲击来验证功率器件在车辆中的环境适应性。 

 

 在2021年版本的QE-01 Thermal Shock（TST）中，不再强求两厢式/吊篮式的温度冲击测试方案，一箱体式温度循环或三箱体式温度冲击方案在效果上也被认定为与之等同。其基本的测试要求如下表所示。 

 

 如果客户对于产品在环境温度测试中表现有疑虑（多为塑封器件），则笔者会推荐其借鉴《QC/T 1136-2020
电动汽车用绝缘栅双极晶体管模块环境试验要求及试验方法》。

在此标准中，温度冲击与温度循环测试都纳入了考核指标。

 

 

 在笔者所操作的QE-01 Thermal Shock（TST）中，热电偶将粘贴于器件底部（或模块散热器内部）用于测试器件温度是否在温度箱的温度变换的时间范围内达到tdwell>15min的基本要求。

因为某些客户强烈要求在1个小时内完成1个高低温冲击的循环次数，因此，箱体的高/低极限温度设定将远超过器件最高或最低的储存温度，从而极易在1000个循环之内造成器件损坏。故而，笔者建议客户在TST实验中，宁可通过延长恒温时间而不是增加箱体温度来达到实验要求。

 

 在寿命测试（QL）中，分别考量器件在极限温度（高温/低温）、长时间耐压（HTRB/HTGB/H3TRB）与多次开关循环（power cycling）条件下的失效。其中，功率循环测试（power cycling）为AQG-324标准中操作难度最高的测试项目，且具有最蹊跷的判定要求。

 

 ▍功率循环是什么？

功率循环测试（power cycling）的原理很简单：通过导入电流使芯片发热，然后在关断电流的情况下使芯片降温，如此反复，在不断的造成器件内部温度不均匀分布结合器件封装材料物理特性的差异（例如热膨胀系数CTE）造成器件内部的互联结构的逐渐老化从而最终造成器件的失效。

下图为功率循环测试过程中电流导通与芯片温度变化的示例。

 

 

 

 

 

  下图为功率循环测试（power cycling）中，器件内部温度分布以器件形变情况。

 

 在功率循环测试（power cycling）过程中，通过采集器件热阻参数与正向导通电压来确定器件是否损坏。在测试过程中，如果发现器件正向导通电压的突然升高情况，则表明器件内部的键合线发生了脱落或者断裂的情况。如果热阻参数升高，则表明器件在散热路径上出现损伤。

在功率循环测试（power cycling）中的失效判定如下所示，其包含键合线失效与焊料层失效等多种失效模式。

 

 功率循环测试（power cycling）是各类型测试标准中必备项目，然而其他标准与AQG-324的要求最大的不同之处在于AQG-324中并没有规定功率循环测试的寿命要求。AEC-Q101标准要求如下：

 

 其中，AEC-Q101标准是笔者最不推荐作为功率循环测试判定指标的，因为在其标准设立之时，功率半导体器件还并未应用于新能源车的主驱部分。

中国汽车行业标准确立秒级与分钟级功率循环的测试指标，其中分钟级测试借鉴了AEC-Q101的测试要求。

 

 

 

 AQG-324标准对功率循环的要求并不以具体的循环次数作为判定标准，而是需要在不同时间参数与温度参数的条件下验证产品方所提出的寿命模型（lifetime model）。

 大部分客户对于寿命模型的建立都比较陌生，对于不同产品间的寿命模型的比较方案也无经验。因此对于功率循环测试方案的设定成为AQG-324标准中重点。 

写在最后
实际上，功率半导体器件如何达到“上车”的要求上，整个产业还处于一个朦胧的状态。不过，当前有不少车企亲自下场入局功率半导体器件市场，相关测试标准的细化与统一也将进行的更快，毕竟车规级标准的最终目的还是为车企服务。

 

参考文献链接

https://mp.weixin.qq.com/s/EmO31zvbIv3YAs0iro5O-Q

https://mp.weixin.qq.com/s/KabkBMY4VlnOFVhNIDMTHA

https://mp.weixin.qq.com/s/jIjlVKJv3klF9y1lMZnLXw

https://mp.weixin.qq.com/s/SFPIMOVhbttfdo797owzEw

https://mp.weixin.qq.com/s/SFPIMOVhbttfdo797owzEw