群联发布PS7101 PCIe 5.0信号中继芯片 打入高速IC市场

随着半导体技术的不断发展，用户对 PCIe 高速接口的需求也在显著增加。

以当前热推的 PCIe 5.0 为例，其带宽在短短几年内，就翻番到了 PCIe 3.0 时代的四倍。预计不久后，我们还将看到 PCIe 6.0 的身影。

需要指出的是，尽管芯片组支持的数据传输速率越来越高，行业在整个系统的开发和设计上却遇到了越来越大的困难。

具体说来是，主板上的噪声、衰减和干扰，最终会导致 CPU 芯片与端点之间的信号无法准确传输，甚至引发一系列兼容性问题。

好消息是，群联新发布的 PS7101 中继芯片，就能够有效降低 CPU 与终端连接时可能出现的兼容性问题。

此外该公司的 Flip-Chip 设计，还可进一步降低 IC 封装带来的信号反射和串扰干扰，同时提升芯片的散热能力。

据悉，PS7101 提供了多频段独立补偿，可轻松适应不同的布线或 PCB 材料，使得开发合作伙伴能够更好地调整其电信号，以实现最佳的损耗补偿。

值得一提的是，群联还为客户提供了具有专利的 Auto Tuning 自动调校工具。

该工具可为客户的 Redriver 开发环境自动设置不同的增益参数，采集信号结果，并通过 AI 技术提供优化，以找到适合相应环境的最佳参数

随着主流 CPU / 主板芯片组制造商不断将 PCIe 的传输速率推向极限，行业生态系统也必须提供完善的技术支持。

在听取了客户需求之后，群联创纪录地只用了 8 个月的时间，即完成了 PS7101 的 IC 规格设计、出样、测试、以及投产。

经过严格的测试，群联致力于确保每项 IC 所需的特性，都可满足规范的要求，同时确保不同 CPU 芯片和 PCIe 5.0 设备之间复杂多样的传输环境的兼容性。

群联董事长兼首席执行官 K.S. Pua 表示：

我们是少数有能力开发 PCIe 5.0 SerDes PHY IP 的 ASIC 企业之一。

我公司的高速接口工程团队积累了多年经验，涵盖从 USB、SATA、USF 接口的 IC 技术开发，到成功推出自研 PCIe 4.0 SSD 主控。

此外群联在提升兼容性、信号分析和仿真系统上也投入了巨资，建立了先进的高速信号分析实验室，为向高端市场进军而奠定了坚实的基础。