96核心192线程 AMD Zen4霄龙支持12通道DDR5、峰值功耗700W

内部结构图终于确认了。

依然是chiplets小芯片设计，居中是IOD，负责输出输出，包括PCIe、内存控制器等。

周边围绕着多达12个CCD，分为四组，每组三个，而且几乎封装在一起，同一组不同CCD的间距只有区区0.3mm。

目前的三代霄龙是最多8个CCD，分为四组，每组两个。

这是NUMA节点拓扑结构图，每三个CCD为一组。

随着三级缓存的统一，每一个CCD其实就是一个CCX，包含8个核心，共享三级缓存，但容量不详，不知道会不会超过32MB。

12组CCD，每组8个核心，那就是总计96个核心、192个线程，比现在增加50％。

内存自然是支持DDR5，而且从8通道增加到了12通道，频率暂未可知。

Intel下一代Sapphire Rapids至强也是DDR5，不过最多8通道。

Zen4将会支持AVX-512指令集，Intel的一大独特优势没了。

但按照惯例，Intel应该已经准备好了下一代AVX指令集。会不会叫AVX-1024？

功耗方面，顶级型号默认TDP为320W，最高可达400W，还可以在1ms的瞬间达到恐怖的700W。

现在三代霄龙默认TDP最高为280W。