本月初，AMD正式揭晓了代号“Rome”(罗马)的第二代EPYC霄龙处理器，全球第一款采用7nm工艺的数据中心处理器，基于全新的Zen 2架构，单颗拥有最多64个物理核心(128个逻辑核心)，比第一代翻番。
结构方面，设计为8颗CPU Die和一个14nm I/O Die（负责超多核心高速互连）封装在一块基板上，每个CPU Die（CCX）最多开放8核。
经查，SiSoft SANDRA数据库中已经出现了进行测试双路AMD Rome工程试样平台，编号2S1404E2VJUG5_20/14_N，即64核心、基础频率1.4GHz、加速2.0GHz。
因为被有意限制，频率和跑分参考价值不大。缓存方面，32MB二级缓存(64×512KB)、128MB三级缓存，每CCX共享16MB三缓，64核就是128MB。
由此来看，Zen 2的消费级CPU上16/12核等也将非常容易了。
回到Rom EPYC，还支持PCI-E 4.0，目前正在客户验证阶段，将在2019年如期发布。
原创文章，作者：ItWorker，如若转载，请注明出处：https://blog.ytso.com/industrynews/122382.html