用非

• 组合逻辑电路描述中采用阻塞赋值,时序逻辑用非阻塞赋值方式赋值

  　　对于VerilogHDL语言中，经常在always模块中，面临两种赋值方式：阻塞赋值和非阻塞赋值。 　　对于初学者，往往非常迷惑这两种赋值方式的用法，本章节主要介绍这两种文章的…

  编程笔记 2022年8月23日

  0